⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩公開特許公報(A)

昭63-1071

@Int_CI_4

識別記号

广内整理番号

❷公開 昭和63年(1988)1月6日

H 01 L 29/78

3 1 1

G-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称 薄膜半導体装置

②特 願 昭61-143045

愛出 閉 昭61(1986)6月20日

砂発 明 者 三 村 秋 男 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

⑫発 明 者 小 西 信 武 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

砂発 明 者 細 川 義 和 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑫発 明 者 鈴 木 隆 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外2名

最終頁に続く

月 概 19

1. 発明の名称 雑膳半導体装置

- 2. 特許請求の範頭

 - 2. 特許請求の範囲第1項において、半導体が非単結品半導体であることを特徴とする辞談半導体装置。
 - 3. 特許請求の範囲第1項において、基板がガラ ス基板であることを特徴とする離膜半線体装置。
 - 4. 特許請求の範囲第1項において、ゲート絶縁 膜が最下層は不輔物をドープしない酸化酸、そ の上に積層される絶縁膜はゲンタ効果のある絶 軟膜を含む絶縁膜で構成されることを特徴とす る溶膜半導体装置。
 - 5。特許請求の範囲第1項において、ゲツタリン

グ効果を有する絶縁膜がリンガラスであること を特徴とする確康半導体数度。

- 6. 特許請求の範囲第1項において、少なくとも 下地の絶縁膜が光励起気相反応で形成されたも のであることを特徴とする薄膜半導体装置。
- 3. 発明の辞細な説明

〔発明の利用分野〕

本苑明は辞順半導体装置に係り、特に安定性の 高いMOSPETに関する。

(発明の背景)

大画面の被品表示装置では、アクテブマトリクス方式が不可欠であり、多数の遊聴者子即ち、 MOSFETを形成することが必要である。低価格で大画面を突現するには、ガラス板のような基板を使うことが必要であり、このためには、ガラスの通温度以下(数百℃)で薄膜素子を形成することが不可欠となる。

また、半球体LSIにおいても、高級役化、多 機能化という概点から、三次元韓達が必要とされ てきている。三次元素子においても、上層の素子 は下層の 辦子より低温で形成することが不可欠となる。

以上の様に、低温素子製造技術は今後のエレクトロニクスにおいて食要な裸狐である。

ところで、液晶アクテイブマトリクス基板や LSIでは主としてFETが使われているが、低温で形成した場合、心臓部であるゲート絶象限に 不安定さが残り、十分な信頼性が得られないという問題がある。

以下図に従つて具体的に説明する。

館6 図は従来の基本的なMOSFETの新面図を示す。ガラス基板1に多結晶シリコン2、ゲート艦駅 3、多結晶シリコンゲート4、リース5、ドレイン6、保護膜7、ソース電極8、ドレイン電極9が形成されている。

郊7回において、基本的な製造法を説明する。
(a) において、ガラス基板1に、約600℃で多結品シリコン2を形成し、島状に加工する。
(b) において、気相反応によりSiO2のゲート総縁膜3、多結晶シリコン4を、それぞれ

は通常の素子では問題となる。

この不安定性の主因はゲート絶縁膜との界面や 絶縁膜自体の不安定性にあると考えられる。すな わち、SiOsは良質の絡録膜であり、高温熱酸 化で形成された酸は高い安定性を示す。また、高 温のプロセスを使用した場合、例えば第7箇(o) でイオン注入したリンはすべて活性化し、また熟 処理によつて拡散してゲート絶級酸まで遭し、ゲ ツタリング (浄化) 作用を示す。これによつて、 ナトリウム等の可動イオンはリンガラス(PıOı) のなかに取り込まれ固定化され、ゲート電圧が加 わっても移動しなくなり、索子は安定となる。と ころが、約600℃程度の低温でアニールした場 合、少数のリンが活性化されるのみであり、また 拡散もほとんど起らないため、ゲツタリング作用 が弱生しない。このため、単なる従来構造のまま では、安定な低温辣膜素子は得られないことにな る.

(発明の目的)

本発明は、ゲート絶称膜の構成を工夫すること

1000人, 3000人の厚さに形成する。

(c) において、ゲートを加工し、リンイオンを 約70 Ke Vで 5 × 1 0 ¹⁸ cm - ^{2*}の譲度でイオン注 入して、600 でで約10時間熱アニールし、ソ ース5, ドレイン6を形成する。このとき多約品 シリコンゲート4 にもリンが注入される。

(d) において、リンガラスの保護膜7を約5000人形成後、コンタクト窓を開けてアルミニウム5000人を蒸着して、ソース電極8とドレイン電極9を形成している。

により、安定な韓原半導体教図を提供することを 目的とする。

〔発明の概要〕

本雅明では、ゲート絶象膜をゲンタリング作用 のある絶象層を含むように構成することを特徴と している。

〔発明の実施例〕

第1回において、具体的な実施例を説明する。
ガラス基板1に、多緒品シリコン2、ゲート絶縁
酸3a、3b、3c、多緒品シリコンゲート4、
ソース5、ドレイン6、係機膜7、ソース電極8、ドレイン6、係機膜7、ソース電位5・大力でははが一ト絶線膜が3層で構成されていることであり、具体的には、従来製法の移いのことの原とは、では、対している。が一ト絶線は3bは不発明の特徴を示し、ゲッタリング効

果のあるリンガラスから成る。リンの譲渡は5~30moを%で、原さは10~500人で気相法又は無反応法で形成してある。ゲート経療膜3cは、ゲート耐圧を向上させるため、従来の気相法で、厚さ100~2000人形成する。

次に第2図において、具体的な実施例を示す.

(a) において、ガラス基板1に、気根法で多結品シリコン2を形成する。温度は600でで、厚さは500~5000人とする。形成後加工して島状とする。

ラスのゲツタリング効果が及ぶ厚さであること、 すなわち約500A以下とすること、又リンガラ スに含まれるリンが、多糖品シリコン2に到達し ないように阻止できる瓜さ、すなわち約50人以 上であることが必要である。第2別のリンガラス は、低温でもリングツタリング効果があるように、 比較的高濃度であることが必要であり、5~30 mo 8 %が必要である。形成法として、約600℃ で、気相法によりモノシラン(SiHe)とフオ スフイン (PHs) を酸素と反応させて形成する 方法、又はオキシ塩化リン(POC 4 s)を政策 中で熱反応させる方法が可能である。これらの方 法で国さ10~500人とする。リンガラスは、 湿式法では比較的エツチングが速く、 彼の工程で オーパーハング状になる場合があり、厚さはゲツ クリング効果のある最少限の厚さとすることが必 要である。ドライ加工する場合はこれらの限定は **植和される。次に第3層目のゲート絶級膜3cを** 形成する。第1層及び第2層は本発明を達成する ための特徴ある蹊であるが、厚さは段定され、発

く形成される。したがつて、ゲート耐圧を上げるには、第3層のゲート絶縁膜3 a を厚く形成する。この膜は通常の気相法で約500~2000人とする。通常約100人で十分である。この3層ゲート絶縁膜3 a、3 b、3 a を形成後、ゲンタリング効果を十分にするために、60℃で約20時間アニールする。

以下の(c)。(d)の工程は、従来技術と同じに処理することができる。ただし、(b)におけるゲート絶縁版3 a。 3 b。 3 c のアニーリングは(c)におけるソース5 、ドレイン6 の活性化フニーリングでも代用できる。

第3図は本発明を実施した低温容調MOSFETのゲート電圧とドレイン電流との関係を示す。特性は安定しており、第8図と同じくゲート電圧の走査方向、ABで整はほとんどなくなる。また、界面、膜の滑浄・安定化により、オフ電流の低減、しきい値電圧の低減も達成される。

次に本弱明の応用例を示す。

第4回は、ゲート酸化酸として、熱酸化酸3a,

リンガラス3 b。そして比較的リン譲取の低い (4 mo 2 %) リンガラス3 dを使つた例である。 この例では、比較的融点の低いリンガラス3 dを 使うことにより、高いゲート耐圧を得るための最 も厚い第3層の安定性も改善できる。

第5日は、ゲート酸化膜として、熱酸化膜3 a、リンガラス3 b、酸化膜3 c と様間し、さらに、第3月の酸化膜3 c をゲンタリングするため、第4月目のリンガラス3 b を追加したことを特徴とする。

また本発明では、第1月日の酸化酸形成に、熱酸化法あるいは通常の気相成最後について例示したが、光励起法による気相反応法あるいは光励起法にオゾンを用いた方法で形成した絶縁限、酸薬や窒素のイオン注入法で形成した絶縁限も利用でき、開像な効果を得られる。

また本発明では3~4層のゲート絶縁膜について述べたが2層あるいは同一反応炉での遊線多層 酸等任意の組合せは可能である。またゲンタ作用 のある酸としてリンガラスについて述べたが、リ

特開昭63-1071(4)

ンとポロンの混合ガラス酸など、他のゲンタ作用を持つ酸も利用でき、同様な効果を得られる。またゲンタ 層の形成には、リンなどのイオン注入法も応用できる。

また、本発明はMOSFRTについてのみ例示したが、バイボーラ素子等の低温表面安定法としても応用できる。

また本発明ではガラス基板上のMOSFETに ついてのみ例示したが、石英板、半導体基板上の 総数脚上に形成した場合にも応用できる。

また、本発明は、アモルフアスなどの他の非単結晶半導体を用いたMOSFETにも応用できる。 (発明の効果)

本発明によれば、ゲツタリング効果を利用する ことができ、MOSFET等の確認半導体装置の 特性の安定化、改善を達成することができる。


4. 鹵面の簡単な説明


第1図は本発明によるMOSFET断面図、第 2図は本発明の工程を説明するためのHOSFET断面図、第3図は本発明によるMOSFETのゲート 理圧とドレイン電流との関係回、第4回及び第5回は本発明の応用例を示すためのNOSFET断面回を示す。第6回は従来技術を説明するためのNOSFET断面図、第7回は従来技術の工程を説明するためのNOSFET新面図、第8回は従来技術によるNOSFETのゲート電圧とドレイン電流との関係図を示す。1 … ガラス基板、2 … 多結晶シリコン、3 、3 a、3 b 、3 c 、3 d … ゲート絶縁顔、4 … 多結品シリコンゲート、5 … ソース、6 … ドレイン電極、9 … ドレイン電極、

代理人 弁理士 小川藤男




第1図








特開昭63-1071(5)

第4区









特開昭63~1071(6)

第	頁	の統	ᅔ	
---	---	----	---	--

⑦発 明 者 鈴 木 菅 也 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

⑦発 明 者 宮 田 健 治 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-001071

(43) Date of publication of application: 06.01.1988

(51)Int.Cl.

H01L 29/78 H01L 27/12

(21)Application number: 61-143045

(71)Applicant : HITACHI LTD

(22)Date of filing:

20.06.1986 (72)Invento

(72)Inventor: MIMURA AKIO

KONISHI NOBUTAKE


HOSOKAWA YOSHIKAZU

SUZUKI TAKASHI SUZUKI TAKAYA MIYATA KENJI

(54) THIN-FILM SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain a stable thin-film semiconductor device by constituting a gate insulating film so as to contain an insulating film having gettering action. CONSTITUTION: Polycrystalline Si 2, gate insulating films 3a~ 3c, a polycrystalline Si gate 4, a source 5, a drain 6, a protective film 7, a source electrode 8 and a drain electrode 9 are formed onto a glass substrate 1. A gate insulating afilm 3 consists of thin SiO2 3a, thin phosphorus glass 3b having high concentration and thick SiO23c. The gate insulating film 3b is composed of phosphorus glass having a gettering effect, the concentration of phosphorus extends over 5~ 30mol%, and the gate insulating film 3b is shaped in thickness of 10~ 500Å through a vapor phase method or a thermal reaction method. The film 3a is made up of a thin thermal oxide film or SiO2 by a photochemical vapor phase reaction in order to acquire a clean interface, and thickness thereof ranges 50~ 500Å. The film 3c is formed in thickness of 100~ 2000Å through the vapor phase method in order to increase gate withstanding voltage.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of r gistration]
[Numb r of app al against xaminer's decision of rejection]
[Dat of requesting appeal against examin r's decision f r jecti n]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office